CAPACITOR

Patent number:

JP2001060661

Publication date:

2001-03-06

Inventor:

KATO REI

Applicant:

JAPAN RADIO CO LTD

Classification:
- international:

H01L27/04; H01L21/822

- european:

..........

Application number:


Priority number(s):

JP19990236405 19990824

Abstract of JP2001060661

PROBLEM TO BE SOLVED: To prevent a drop of Q value by a resistance to the earth producing in a semiconductor substrate by forming a lower resistance layer than the substrate between the first insulating layer and the substrate in which a first insulation layer, a first conductive layer, a dielectric layer and a second conductive layer are laminated in sequence.

SOLUTION: A conductive layer (low resistance layer) 20 which is lower in resistance than a semiconductor substrate 10 is formed between an insulation layer 12 and the semiconductor substrate 10. Thus, a current flows into the conductive layer 20 through the insulation layer 12 from a conductive layer 14, and it hardly flows into the semiconductor substrate 10. An insulation layer made of oxide film or nitride film may be formed between the conductive layer 20 and semiconductor substrate 10. The formation of the conductive layer 20 reduced a resistance to the earth, and the Q value of a MIM capacitor is made large at a port 1. Since the Q value is improved as the resistance to the earth is reduced, the noise index of an amplifier using a MIM capacitor C can be reduced and a ratio of a carrier of an oscillator output to a noise can be improved.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-60661

(P2001-60661A)

(43)公開日 平成13年3月6日(2001.3.6)

(51) IntCL'

觀別記号

FΙ

テーマコード(参考)

H01L 27/04

21/822

H01L 27/04

C 5F038

審査請求 未請求 請求項の数3 OL (全 4 頁)


(21)出願番号	特顯平11-236405	(71)出廟人 000004330 日本無線株式会社
(22) 出顧日	平成11年8月24日(1999.8.24)	東京都三鷹市下連雀5丁目1番1号
		(72)発明者 加藤 礼
		東京都三鷹市下連省五丁目1番1号 日本
		無線株式会社内
		(74)代理人 100075258
		弁理士 吉田 研二 (外2名)
		Fターム(参考) 5F038 ACO3 ACO5 ACO7 AC15 AR30
		EZ01 EZ14 EZ15 EZ20

(54) 【発明の名称】 キャパシタ

(57)【要約】

【課題】 MIMキャパシタのQ値を改善する。

【解決手段】 半導体基板10とMIMキャパシタCと の間に導体層20を設ける。低抵抗である導体層20が 存在するため、MIMキャパシタの対GND抵抗が減少 し、MIMキャパシタCのQ値が改善される。



2

【特許請求の範囲】

【請求項1】 半導体基板上に、第1の絶縁層、第1の 導体層、誘電体層及び第2の導体層がこの順で積層形成 されており、第1及び第2の導体層により誘電体層を挟 んで静電容量を発生させ、第1の導体層と半導体基板の 間を第1の絶縁層により絶縁するキャパシタにおいて、 半導体基板と第1の絶縁層との間に、少なくとも半導体 基板よりその抵抗値が小さい低抵抗層が形成されたこと を特徴とするキャパシタ。

【請求項2】 請求項1記載のキャパシタにおいて、 半導体基板と低抵抗層との間に、第2の絶縁層が形成さ れたことを特徴とするキャパシタ。

【請求項3】 請求項1又は2記載のキャパシタにおいて、

低抵抗層が、第3の導体層であることを特徴とするキャ パシタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体基板上に積層形成されるキャパシタ、例えばMIM(Metal Insulat 20 or Metal)キャパシタに関する。

[0002]

【従来の技術】図5に、一従来技術に係るMIMキャパシタの構成を示す。図5 (1) 及び (2) に示すように、従来におけるMIMキャパシタは、Si等の半導体基板10上に、絶縁層12、導体層14、誘電体層16 及び導体層18をこの順で積層形成した構造を有している。導体層14及び18並びにこれらに挟まれる誘電体層16により静電容量Cが生ずる。各導体層は例えばA1等により、絶縁層12や誘電体層16は酸化膜又は窒30化膜として、それぞれ形成する。誘電体層16は薄膜処理によって形成される例えば0、2μm程度の膜厚を有する層であり、他の層は例えば1~2μm程度の膜厚を有する層である。導体層14及び導体層18からは、他の回路素子との接続のためのport1及びport2(図5 (1) 中、左右に延びている部分)が設けられている。

[0003]

【発明が解決しようとする課題】図5 (3) に、図5 (1) 及び (2) に示したMIMキャパシタの集中定数 40 等価回路を示す。図中、一点鎖線で囲まれている抵抗R 1及び容量C1は、導体層14から絶縁層12を介し半導体基板10に至る経路にて生ずる素子、即ち対GND抵抗及び容量である。Ls及びRsは、MIMキャパシタの等価直列インダクタンス及び抵抗である。

【0004】port1からみたMIMキャパシタのQ 1は、port2を接地しport1側から抵抗及びリアクタンスを測定することにより、求めることができる。ここに、半導体基板10は、通常は導体に比べて高い抵抗値を有している。そのため、対GND抵抗R1 は、従来、port1からみたMIMキャパシタのQ値 に、無視し得ない低下をもたらしていた。

【0005】本発明は、このような問題点を解決することを課題としてなされたものであり、半導体基板10によって生じていた大きな対GND抵抗、ひいてはそれによるQ値の低下を防ぎ、従来よりもQ値が改善されたキャパシタを実現することを、その目的とする。

[0006]

【課題を解決するための手段】このような目的を達成するために、本発明は、半導体基板上に、第1の絶縁層、第1の導体層、誘電体層及び第2の導体層がこの順で積層形成されており、第1及び第2の導体層により誘電体層を挟んで静電容量を発生させ、第1の導体層と半導体基板の間を第1の絶縁層により絶縁するキャパシタにおいて、半導体基板と第1の絶縁層との間に、少なくとも半導体基板よりその抵抗値が小さい低抵抗層が形成されたことを特徴とする。この低抵抗層は、好ましくは第3の導体層とする。更に、半導体基板と低抵抗層との間に、第2の絶縁層を形成するのが望ましい。

【0007】このように、本発明においては、半導体基板と第1の絶縁層との間に低抵抗層が形成される。従って、従来であれば第1の導体層から第1の絶縁層を介して半導体基板に流れていた電流は、第1の導体層から第1の絶縁層を介して低抵抗層に流れることになるため、MIMキャパシタと並列に発生する抵抗(前述の例では対GND抵抗)の値が、低減されることになる。更に、この低抵抗層と半導体基板との間に第2の絶縁層を設けることにより、低抵抗層を接地電位に保持する必要がなくなるため、この低抵抗層を例えば電源電位に保持する構造も可能になる。

[0008]

【発明の実施の形態】以下、本発明の好適な実施形態に 関し、図面に基づき説明する。なお、図5に示した従来 技術と同様の又は対応する構成には同一の符号を付し、 重複する説明を省略する。

【0009】図1に、本発明の第1実施形態に係るMIMキャパシタの構造を示す。本実施形態においては、絶縁層12と半導体基板10の間に導体層(低抵抗層)20を設けている。導体層20は例えばA1等により形成するが、半導体基板10よりも抵抗値が小さい材質であれば、他の材質を用いても構わない。このように、導体層20を絶縁層12と半導体基板10との間に設けることにより、導体層14から絶縁層12を介して導体層20に電流が流れることになり、半導体基板10へは電流が流れなくなるため、図5(3)に示した対GND抵抗R1の値が従来より小さくなる。

【0010】図2に、本発明の第2実施形態に係るMI Mキャパシタの構造を示す。本実施形態においては、導 体層20と半導体基板10との間に更に絶縁層22が設 50 けられている。絶縁層22は、酸化膜、窒化膜等であ

(2)

り、また、導体層20は電源電位Vccに保持されてい る。このように、本発明を実施する際には、導体層20 を必ずしも接地電位とする必要はない。但し、接地電位 以外の電位とする場合、本実施形態の如く絶縁層22を 設ける必要がある。

【0011】上述の各実施形態においては、いずれも、 導体層20を設けることによって対GND抵抗R1の値 を小さくしている。図3に示すように、対GND抵抗R 1の値が小さくなると、port1からみたMIMキャ パシタのQ値が高くなる。従って、上述した各実施形態 10 れたものと構造上共通する側面を有していると言える。 によれば、従来に比べQ値が改善されたMIMキャパシ タを得ることができる。具体的には、従来であれば例え ぱ88 Ω であった対GND抵抗R1を、1~6 Ω 程度ま で低減することができ、これに応じてQ値を改善でき る。その結果、例えば、MIMキャパシタを用いた増幅 器の雑音指数を低減することや、MIMキャパシタを用 いた発振器の出力のキャリア対雑音比を改善することが できる。

【0012】なお、図4に示すように、通常のSi基板 による対GND抵抗R1や上述の各実施形態における対 20 GND抵抗R1が属する領域Iでは、対GND抵抗R1 の減少に伴いQ値が上昇する。しかし、これよりも対G ND抵抗R1の値が大きな領域IIでは、対GND抵抗 R1の値が増大するのに伴いQ値が上昇していく。従っ て、対GND抵抗R1を顕著に増大させることによって も、Q値を改善することが可能である。しかし、そのた めには、半導体基板10として例えば高抵抗Si基板を 用いるといった材質・工程の変更が必要になる。本発明 の実施に際しては、その種の改変は必要とされない。ま た、図5 (3) に示した対GND容量C1を非常に小さ 30 くすることによっても、Q値を改善することができる。 しかし、それには、絶縁層12の厚さtを非常に大きく する、絶縁層12の材質をその比誘電率が非常に小さな 材質とする等の工夫が必要となる。本発明を実施する際 には、絶縁層12の厚さ t や材質を変更する必要もな い。従って、本発明は、対GND抵抗R1を大きくした りあるいは対GND容量C1を小さくすることによって Q値を改善する例に比べ、その実施が容易であると言え*

*る。

【0013】 更に、例えば「Si3次元MMIC構造に 適した髙Qモノリシックインダクタとその応用」(鴨川 他、1999年電子情報通信学会総合大会C-2-1、 pp. 39) に記載されているように、モノリシックイ ンダクタを作成する際に半導体基板上に酸化膜等を介し て接地導体を配置することが、従来から知られている。 半導体基板10の上に導体層20を配置している点から 見て、本発明の好ましい実施形態は、上記文献に記載さ しかしながら、上述した文献に記載されているモノリシ ックインダクタにおいては、インダクタを構成するスパ イラル状の導体の直下には、静電容量の発生を防ぐため に、接地導体は配置されていない。本発明の上述した各 実施形態においては、静電容量Cを発生させるための導 体層14の直下にも導体層20を積極的に配置し、それ によって対GND抵抗R1を低減してQ値を向上させて いる。従って、本発明に係るキャパシタは、上述した文 献に記載のモノリシックインダクタとは、構造上及び原 理上、本質的に相違していると言える。

【図面の簡単な説明】

【図1】 本発明の第1実施形態に係るMIMキャパシ タのAA断面図である。

図2】 本発明の第2実施形態に係るMIMキャパシ タのAA断面図である。

対GND抵抗をパラメタとしてQ値の周波数 【図3】 特性を示すグラフである。


【図4】 対GND抵抗の増減に伴うQ値の変動を示す グラフである。

【図5】 従来におけるMIMキャパシタの一例構成を 示す図であり、(1)は上から見た平面図、(2)はA A断面図、(3)は集中定数等価回路図である。


【符号の説明】

10 半導体基板、12,22 絶縁層、14,18, 20 導体層、16誘電体層、C MIMキャパシタ及 びその静電容量、R1 対GND抵抗、C1対GND容 最


[図1]




【図2】







[図4]



【図5】

